नीचे दिखाए गए निवेश A तथा B के लिए NAND गेट के निर्गत Y को स्केच कीजिए|

Explanation

`t lt t_(1)` के लिए, A=1, B=1, इसलिए Y=0
`t_(1)` से `t_(2)` तक, A=0, B=0, इसलिए Y=1
`t_(2)` से `t_(3)` तक, `A=0, B=1`, इसलिए Y=1
`t_(3)` से `t_(4)` तक, A=1, B=0, इसलिए Y=1
`t_(4)` से `t_(5)` तक, A=1, B=1, इसलिए Y=0
`t_(5)` से `t_(6)` तक, A=0, B=0, इसलिए Y=1
`t gt t_(6)` के लिए, `A=0, B=1`, इसलिए Y=1
दिए गए तरंग के निवेश A तथा B की विभिन्न स्थितियों के लिए एक 'NAND' द्वार का निर्गत निम्नानुसार होगा-