निम्न डिजिटल परिपथ के निर्गत सिग्नल Y, तथाY, की सत्य सारणी बनाइए।

Explanation

परिपथ में दोनों OR गेट हैं, जिसमें एक भी निवेशी सिग्नल उपस्थित होने पर निर्गत सिग्नल प्राप्त होता है।